工程師*硬件EMC設計規範：

 

電磁幹擾的三要素是幹擾源、幹擾傳(chuan) 輸途徑、幹擾接收器。EMC就圍繞這些問題進行研究。基本的幹擾抑製技術是屏蔽、濾波、接地。它們(men) 主要用來切斷幹擾的傳(chuan) 輸途徑。廣義(yi) 的電磁兼容控製技術包括抑製幹擾源的發射和提高幹擾接收器的敏感度，但已延伸到其他學科領域。

本規範重點在單板的EMC設計上，附帶一些必須的EMC知識及法則。在印製電路板設計階段對電磁兼容考慮將減少電路在樣機中發生電磁幹擾。問題的種類包括公共阻抗耦合、串擾、高頻載流導線產(chan) 生的輻射和通過由互連布線和印製線形成的回路拾取噪聲等。

在高速邏輯電路裏，這類問題特別脆弱，原因很多：

1、bv伟德手机客户端平台與(yu) 地線的阻抗隨頻率增加而增加，公共阻抗耦合的發生比較頻繁；

2、信號頻率較高，通過寄生電容耦合到步線較有效，串擾發生更容易；

3、信號回路尺寸與(yu) 時鍾頻率及其諧波的波長相比擬，輻射更加顯著。

4、引起信號線路反射的阻抗不匹配問題。

 一、總體(ti) 概念及考慮 

1、五一五規則，即時鍾頻率到5MHz或脈衝(chong) 上升時間小於(yu) 5ns，則PCB板須采用多層板。

2、不同bv伟德手机客户端平台平麵不能重疊。

3、公共阻抗耦合問題。

模型：

VN1＝I2ZG為(wei) bv伟德手机客户端平台I2流經地平麵阻抗ZG而在1號電路感應的噪聲電壓。

由於(yu) 地平麵電流可能由多個(ge) 源產(chan) 生，感應噪聲可能高過模電的靈敏度或數電的抗擾度。

解決(jue) 辦法：

①模擬與(yu) 數字電路應有各自的回路，後單點接地；

②bv伟德手机客户端平台線與(yu) 回線越寬越好；

③縮短印製線長度；

④bv伟德手机客户端平台分配係統去耦。

4、減小環路麵積及兩(liang) 環路的交鏈麵積。

5、一個(ge) 重要思想是：PCB上的EMC主要取決(jue) 於(yu) 直流bv伟德手机客户端平台線的Z

 二、布局 

下麵是電路板布局準則：

1、 晶振盡可能靠近處理器

2、 模擬電路與(yu) 數字電路占不同的區域

3、 高頻放在PCB板的邊緣，並逐層排列

4、 用地填充空著的區域

 三、布線 

1、bv伟德手机客户端平台線與(yu) 回線盡可能靠近，具體(ti) 方法各走一麵。

2、為(wei) 模擬電路提供一條零伏回線，信號線與(yu) 回程線小與(yu) 5：1。

3、針對長平行走線的串擾，增加其間距或在走線之間加一根零伏線。

4、手工時鍾布線，遠離I/O電路，可考慮加信號回程線。

5、關(guan) 鍵線路如複位線等接近地回線。

6、為(wei) 使串擾減至小，采用雙麵＃字型布線。

7、高速線避免走直角。

8、強弱信號線分開。

 四、屏蔽 

1、屏蔽 > 模型：

屏蔽效能SE(dB)＝反射損耗R(dB)＋吸收損耗A(dB)

高頻射頻屏蔽的關(guan) 鍵是反射，吸收是低頻磁場屏蔽的關(guan) 鍵機理。

2、工作頻率低於(yu) 1MHz時，噪聲一般由電場或磁場引起，(磁場引起時幹擾，一般在幾百赫茲(zi) 以內(nei) )，1MHz以上，考慮電磁幹擾。單板上的屏蔽實體(ti) 包括變壓器、傳(chuan) 感器、放大器、DC/DC模塊等。更大的涉及單板間、子架、機架的屏蔽。

3、 靜電屏蔽不要求屏蔽體(ti) 是封閉的，隻要求高電導率材料和接地兩(liang) 點。電磁屏蔽不要求接地，但要求感應電流在上有通路，故必須閉合。磁屏蔽要求高磁導率的材料做 封閉的屏蔽體(ti) ，為(wei) 了讓渦流產(chan) 生的磁通和幹擾產(chan) 生的磁通相消達到吸收的目的，對材料有厚度的要求。高頻情況下，三者可以統一，即用高電導率材料(如銅)封閉並接地。

4、對低頻，高電導率的材料吸收衰減少，對磁場屏蔽效果不好，需采用高磁導率的材料(如鍍鋅鐵)。

5、磁場屏蔽還取決(jue) 於(yu) 厚度、幾何形狀、孔洞的大線性尺寸。

6、磁耦合感應的噪聲電壓UN＝jwB.A.coso＝jwM.I1，(A為(wei) 電路2閉合環路時麵積；B為(wei) 磁通密度；M為(wei) 互感；I1為(wei) 幹擾電路的電流。降低噪聲電壓，有兩(liang) 個(ge) 途徑，對接收電路而言，B、A和COS0必須減小；對幹擾源而言，M和I1必須減小。雙絞線是個(ge) 很好例子。它大大減小電路的環路麵積，並同時在絞合的另一根芯線上產(chan) 生相反的電動勢。

7、防止電磁泄露的經驗公式：縫隙尺寸 < λmin/20。好的電纜屏蔽層覆視率應為(wei) 70％以上。

 五、接地 

1、300KHz以下一般單點接地，以上多點接地，混合接地頻率範圍50KHz～10MHz。另一種分法是：< 0.05λ單點接地；< 0.05λ多點接地。

2、好的接地方式：樹形接地

3、信號電路屏蔽罩的接地。

接地點選在放大器等輸出端的地線上。

4、對電纜屏蔽層，L < 0.15λ時，一般均在輸出端單點接地。L<0.15λ時，則采用多點接地，一般屏蔽層按0.05λ或0.1λ間隔接地。混合接地時，一端屏蔽層接地，一端通過電容接地。

5、對於(yu) 射頻電路接地，要求接地線盡量要短或者根本不用接線而實現接地。選擇的接地線是扁平銅編織帶。當地線長度是λ/4波長的奇數倍時，阻抗會(hui) 很高，同時相當λ/4天線，向外輻射幹擾信號。

6、單板內(nei) 數字地、模擬地有多個(ge) ，隻允許提供一個(ge) 共地點。

7、接地還包括當用導線作bv伟德手机客户端平台回線、搭接等內(nei) 容。

 六、濾波 

1、選擇EMI信號濾波器濾除導線上工作不需要的高頻幹擾成份，解決(jue) 高頻電磁輻射與(yu) 接收幹擾。它要保證良好接地。分線路板安裝濾波器、貫通濾波器、連接器濾波器。從(cong) 電路形式分，有單電容型、單電感型、L型、π型。π型濾波器通帶到阻帶的過渡性能有效，能保證工作信號質量。

一個(ge) 典型信號的頻譜：

2、選擇交直流bv伟德手机客户端平台濾波器抑製內(nei) 外bv伟德手机客户端平台線上的傳(chuan) 導和輻射幹擾，既防止EMI進入電網，危害其它電路，又保護設備自身。它不衰減工頻功率。DM(差摸)幹擾在頻率 < 1MHz時占主導地位。CM在 > 1MHz時，占主導地位。

3、使用鐵氧體(ti) 磁珠安裝在元件的引線上，用作高頻電路的去耦，濾波以及寄生振蕩的抑製。

4、盡可能對芯片的bv伟德手机客户端平台去耦(1-100nF)，對進入板極的直流bv伟德手机客户端平台及穩壓器和DC/DC轉換器的輸出進行濾波(uF)。

Cmin≈△I△t/△Vmax △Vmax一般取2％的幹擾電平。

注意減小電容引線電感，提高諧振頻率，高頻應用時甚至可以采取四芯電容。電容的選取是非常講究的問題，也是單板EMC控製的手段。

 七、其它 

單板的幹擾抑製涉及的麵很廣，從(cong) 傳(chuan) 輸線的阻抗匹配到元器件的EMC控製，從(cong) 生產(chan) 工藝到紮線方法，從(cong) 編碼技術到軟件抗幹擾等。一個(ge) 機器的孕育及誕生實際上是EMC工程。主要需要工程師們(men) 設計中注入EMC意識。