對硬件電磁幹擾處理方法，都有哪幾種


對於(yu) 新手來說，在單片機的電路設計中可能不會(hui) 很注意電路設計中電磁幹擾對設計本身的輸入輸出的影響，但是對於(yu) 一個(ge) 電子工程師來說其中的厲害關(guan) 係就不言而喻了，它不僅(jin) 關(guan) 係了單片機在控製在中的能力和準確度，還關(guan) 係到企業(ye) 在行業(ye) 中的競爭(zheng) 。

對電磁幹擾的設計我們(men) 主要從(cong) 硬件和軟件方麵進行設計處理，下麵就是從(cong) 單片機的PCB設計到軟件處理方麵來介紹對電磁兼容性的處理。

一、影響EMC的因數

1.電壓

bv伟德手机客户端平台電壓越高，意味著電壓振幅越大，發射就更多，而低bv伟德手机客户端平台電壓影響敏感度。

2.頻率

高頻產(chan) 生更多的發射，周期性信號產(chan) 生更多的發射。在高頻單片機係統中，當器件開關(guan) 時產(chan) 生電流尖峰信號;在模擬係統中，當負載電流變化時產(chan) 生電流尖峰信號。

3.接地

在所有EMC題目中，主要題目是不適當的接地引起的。有三種信號接地方法：單點、多點和混合。在頻率低於(yu) 1MHz時，可采用單點接地方法，但不適宜高頻;在高頻應用中，采用多點接地。混合接地是低頻用單點接地，而高頻用多點接地的方法。地線布局是關(guan) 鍵，高頻數字電路和低電平模擬電路的接地電路盡不能混合。

4.PCB設計

適當的印刷電路板（PCB）布線對防止EMI是至關(guan) 重要的。

5.bv伟德手机客户端平台往耦

當器件開關(guan) 時，在bv伟德手机客户端平台線上會(hui) 產(chan) 生瞬態電流，必須衰減和濾掉這些瞬態電流。來自高di/dt源的瞬態電流導致地和線跡“發射”電壓，高di/dt產(chan) 生大範圍的高頻電流，激勵部件和線纜輻射。流經導線的電流變化和電感會(hui) 導致壓降，減小電感或電流隨時間的變化可使該壓降小。

二

對幹擾措施的硬件處理方法

1.印刷線路板（PCB）的電磁兼容性設計

PCB是單片機係統中電路元件和器件的支撐件，它提供電路元件和器件之間的電氣連接。隨著電子技術的飛速發展，PCB的密度越來越高。PCB設計的好壞對單片機係統的電磁兼容性影響很大，實踐證實，即使電路原理圖設計正確，印刷電路板設計不當，也會(hui) 對單片機係統的可靠性產(chan) 生不利影響。

例如，假如印刷電路板的兩(liang) 條細平行線靠的很近，會(hui) 形成信號波形的延遲，在傳(chuan) 輸線的終端形成反射噪聲。因此，在設計印刷電路板的時候，應留意采用正確的方法，遵守PCB設計的一般原則，並應符合抗幹擾的設計要求。要使電子電路獲得好性能，元器件的布局及導線的布設是很重要的。

2.輸入/輸出的電磁兼容性設計

在單片機係統中輸進/輸出也是幹擾源的傳(chuan) 導線，和接收射頻幹擾信號的拾檢源，我們(men) 設計時一般要采取有效的措施：

①采用必要的共模/差模抑製電路，同時也要采取一定的濾波和防電磁屏蔽措施以減小幹擾的進進。

②在條件許可的情況下盡可能采取各種隔離措施（如光電隔離或者磁電隔離），從(cong) 而阻斷幹擾的傳(chuan) 播。

3.單片機複位電路的設計

在的單片機係統中，看門狗係統對整個(ge) 單片機的運行起著特別重要的作用，由於(yu) 所有的幹擾源不可能全部被隔離或往除，一旦進進CPU幹擾程序的正常運行，那麽(me) 複位係統結合軟件處理措施就成了一道有效的糾錯防禦的屏障了。常用的複位係統有以下兩(liang) 種：

①外部複位係統。外部“看門狗”電路可以自己設計也可以用專(zhuan) 門的“看門狗”芯片來搭建。然而，他們(men) 各有優(you) 缺點，大部分“看門狗”芯片對低頻“喂狗”信號不能響應，而高頻“喂狗”信號都能響應，使其在低頻“喂狗”信號下產(chan) 生複位動作而在高頻的“喂狗”信號下不產(chan) 生複位動作，這樣，假如程序係統陷進一個(ge) 死循環，而該循環中恰巧有著“喂狗”信號的話，那麽(me) 該複位電路就無法實現它的應有的功能了。然而，我們(men) 自己可以設計一個(ge) 具有帶通的“喂狗”電路和其他複位電路構成的係統就是一個(ge) 很有效外部監控係統了。

②現在越來越多的單片機都帶有自己的片上複位係統，這樣用戶就可以很方便的使用其內(nei) 部的複位定時器了，但是，有一些型號的單片機它的複位指令太過於(yu) 簡單，這樣也會(hui) 存在象上述死循環那樣的“喂狗”指令，使其失往監控作用。有一些單片機的片上複位指令就做的比較好，一般他們(men) 把“喂狗”信號做成固定格式的多條指令依順序來執行，假如有一定錯誤則該“喂狗”無效，這樣就大大進步了複位電路的可靠性。

4.振蕩器

大部分的單片機都有一個(ge) 耦合於(yu) 外部晶體(ti) 或陶瓷諧振器的振蕩器電路。在PCB上，要求外接是電容、晶體(ti) 或陶瓷諧振器的引線越短越好。RC振蕩器對幹擾信號有潛伏的敏感性，它能產(chan) 生很短的時鍾周期，因而選晶體(ti) 或陶瓷諧振器。另外，石英晶體(ti) 的外殼要接地。

5.防雷擊措施

室外使用的單片機係統或從(cong) 室外排擠引進室內(nei) 的bv伟德手机客户端平台線、信號線，要考慮係統的防雷擊題目。常用的防雷擊器件有：氣體(ti) 放電管、TVS等。氣體(ti) 放電管是當bv伟德手机客户端平台的電壓大於(yu) 某一數值時，通常為(wei) 數十V或數百V，氣體(ti) 擊穿放電，將bv伟德手机客户端平台線上強衝(chong) 擊脈衝(chong) 導進大地。TVS可以看成兩(liang) 個(ge) 並聯且方向相反的齊納二極管，當兩(liang) 端電壓高於(yu) 某一值時導通。其特點是可以瞬態通過數百乃上千A的電流。

三

對幹擾措施的軟件處理方法

電磁幹擾源所產(chan) 生的幹擾信號在一些特定的情況下（比如在一些電磁環境比較惡劣的情況下）是無法*消除的，將會(hui) 進進CPU處理的的核心單元，這樣在一些大規模集成電路經常會(hui) 受到幹擾，導致不能正常工作或在錯誤狀態下工作。特別是像RAM這種利用雙穩態進行存儲(chu) 的器件，往往會(hui) 在強幹擾下發生翻轉，使原來存儲(chu) 的“0”變為(wei) “1”，或者“1”變為(wei) “0”;一些串行傳(chuan) 輸的時序及數據會(hui) 因幹擾而發生改變;更嚴(yan) 重的會(hui) 破壞一些重要的數據參數等;造成的後果往往是很嚴(yan) 重的。在這種情況下軟件設計的好壞直接影響到整個(ge) 係統的抗幹擾能力的高低。

1.程序會(hui) 由於(yu) 電磁幹擾大致會(hui) 一下幾種情況：

①程序跑飛。

這種情況是常見的幹擾結果，一般來說有一個(ge) 好的複位係統或軟件幀測係統即可，對整個(ge) 運行係統的不會(hui) 產(chan) 生太大的影響。

②死循環或不正常程序代碼運行。

當然這種死循環和不正常程序代碼並非設計職員有意寫(xie) 進的，我們(men) 知道程序的指令是由字節組成的，有的是單字節指令而有的是多字節指令，當幹擾產(chan) 生後使得PC指針發生變化，從(cong) 而使原來的程序代碼發生了重組產(chan) 生了不可猜測的可執行的程序代碼，那麽(me) ，這種錯誤是致命的，它會(hui) 有可能會(hui) 往修改重要的數據參數，有可能產(chan) 生不可猜測的控製輸出等一係列錯誤狀態。

2.對重要參數儲(chu) 存的措施

一般情況下，我們(men) 可以采用錯誤檢測與(yu) 糾正來有效地減少或避免這種情況的出現。根據檢錯、糾錯的原理，主要思想是在數據寫(xie) 進時，根據寫(xie) 進的數據天生一定位數的校驗碼，與(yu) 相應的數據一起保存起來;當讀出時，同時也將校驗碼讀出，進行判決(jue) 。假如出現一位錯誤則自動糾正，將正確的數據送出，並同時將改正以後的數據回寫(xie) 覆蓋原來錯誤的數據;假如出現兩(liang) 位錯誤則產(chan) 生中斷報告，通知CPU進行異常處理。所有這一切動作都是靠軟件設計自動完成的，具有實時性和自動完成的特點。通過這樣的設計，能大大進步係統的抗幹擾能力，從(cong) 而進步係統的可靠性。

檢錯與(yu) 糾錯原理：

首先來看看檢錯和糾錯的基本原理。進行差錯控製的基本思想是在信息碼組中以一定規則加進不同方式的冗餘(yu) 碼，以便在信息讀出的時候依靠多餘(yu) 的監視碼或校碼碼來發現或自動糾正錯誤。

針對誤碼發生的特點，即錯誤發生的隨機性和小概任性，它幾乎總是隨機地影響某個(ge) 字節中的某一位（bit），因此，假如能夠設計自動糾正一位錯誤，而檢查兩(liang) 位錯誤的編碼方式。就可以大大進步係統的可靠性。

3.對RAM和FLASH（ROM）的檢測

在編製程序時我們(men) 是寫(xie) 進一些檢測程序來測試RAM和FLASH（ROM）的數據代碼，看有無發生錯誤，一旦發生要立即糾正，糾正不了的要及時給出錯誤指示，以便用戶往處理。

另外，在編製程序時加進程序冗餘(yu) 是*的。在一定的地方加進三條或三條以上NOP指令對程序的重組有著很有效防止作用。同時，在程序的運行狀態中要引進標誌數據和檢測狀態，從(cong) 而及時發現和糾正錯誤產(chan) 生。